前言
PCB设计是电子工程师、硬件工程师、EMC/SI/PI工程师、信号仿真工程师等的基本功，无论何种电路设计或仿真分析最后都要通过PCB电路板进行互连实现。随着电子产品功能的日益复杂和性能的不断提高，PCB设计的密度及其相关器件的频率都在不断攀升，加之HDI（高密度互连）加工工艺及高密度小型的器件封装技术的发展给今天的PCB设计带来了更为严肃的挑战。为了高可靠、短时间内完成PCB设计工作，就需要一款高性能的EDA软件，Cadence当之无愧地成为首选，一直以来受到了广大工程师的青睐和推崇。
Cadence是一款强大的电子设计系统软件，它涵盖了电子设计的整个流程，包括原理图设计、PCB板图绘制、布线封装、仿真和信号分析等都可以通过此软件来实现。本书选取了当前使用最广泛的原理图OrCAD Capture CIS和Allegro系统互连设计平台作为案例，对板级系统互连做重点讲解。
从板级电路设计来看，电路设计的主要流程概括起来分为3个阶段，即原理图设计阶段、PCB设计阶段和生产文件输出阶段。
原理图设计阶段，主要的工作有原理图的绘制、原理图元件库的制作、DRC错误的检查、网络表的输出等。使用的工具主要为OrCAD Capture CIS，其本身为原理图设计软件，提供了原理图的输入与分析的环境，能够真正完成工程的同步设计，并且与Allegro高度集成，无论从此原理图输入软件导出到PCB设计软件，还是从PCB设计软件反标回来都是非常方便的。
PCB设计阶段，主要工作有元件封装的制作、网络表的导入、板框的绘制、Constraint Manager约束规则的设置、元件的布局、元件的布线、层叠的设置、阻抗的计算模板应用、电源和地平面的处理、测试点、MARK点、丝印处理、HDI高密度芯片、高速内存DDR设计等。使用的工具为Allegro PCB Editor 、Allegro PCB SI等。PCB设计阶段是最耗费时间的阶段，也是最重要的阶段，工作量最大的是布局、布线、仿真等步骤。硬件工程师在此阶段应对原理图中各自电路模块的功能做详细了解，掌握芯片的电源需求，熟悉芯片的功能；能够做好电源功率的分配，并且分清楚电路中各个模块的作用，以便于在布局中对电路分区域、分模块来布置。能够对电路的关键信号USB、LVDS、HDMI、PCI-E、DDR有一定的认识；能够从原理图中来区分这些常见的接口电路；对拥有这些接口电路的芯片有一定的时序概念。高速PCB设计中要求工程师对信号完整性和电源完整性有研究，能够计算阻抗、分析微带线和带状线布线规划；能够利用Allegro PCB SI的工具对布局和布线进行约束评估，可以基于IBIS或DML模型建立及提取电路模型，设置激励源进行仿真分析，通过分析来建立起布线约束。
生产文件输出阶段，主要的工作有元件标号丝印的处理、钻孔文件的输出、Artwork光绘文件的生成、BOM表的处理等。生产文件输出阶段主要使用工具为Allegro PCB Editor。
本书作者长期在业界著名设计公司从事第一线的高速电路设计开发工作，接触并熟练使用Cadence相关EDA工具作为设计和教学平台，如OrCAD Capture CIS、Allegro和Sigrity等。本书立足实践，结合实际工作中的案例，并加以辅助分析。在PCB设计领域，真正的高手能够将PCB设计做成一件艺术品。那么高手们是如何锻炼而成的呢？一方面需要自己的勤奋实践，俗话说得好，高手们都是用大量的PCB设计“堆”出来的；另一方面更需要有“武功秘籍”。希望本书能成为高手们手中的一本秘籍。
Cadence高速PCB设计实战攻略(配视频教程)前言全书共有20章,各章的内容介绍如下。
第1章介绍了原理图OrCAD Capture CIS工具的使用，主要内容有新建工程，库文件的使用，修改元件属性，元件互连，浏览工程及搜索，元件的基本操作，创建新元件库，元件增加封装，原理图编号，DRC检查，创建BOM清单等。因篇幅所限，本章的内容采用简述的方式进行。
第2章介绍了Cadence的板级电路设计的主体流程，即原理图设计阶段、PCB设计阶段和生产文件输出阶段。介绍了Allegro PCB 设计流程和各阶段的设计内容。
第3章介绍了Allegro PCB Editor的工作界面和基本功能，主要内容有Design Parameters界面介绍，栅格点设置，Groups、Classes 和 SubClasses，层面显示控制和颜色设置，常用组件，脚本录制，用户参数及变量设置，Script脚本做成快捷键，常用键盘命令，文件类型等。
第4章介绍了焊盘知识及制作办法，主要内容有元件知识，元件开发工具，元件制作和调用流程，PCB的正片和负片，焊盘结构，焊盘的命名规则，通孔焊盘，表贴焊盘，Flash Symbol，元件引脚尺寸和焊盘尺寸的关系等。并给出了4个实例：安装孔、自定义表贴焊盘、空心焊盘、不规则带通孔焊盘。这4种焊盘可以涵盖所有常见的焊盘类型，读者可以参考这4种焊盘制作的流程，制作出实际工程中的常见焊盘。
第5章介绍了元件封装命令及封装制作，主要内容有各种元件的命名方法，元件库命名方法，利用向导制作元件封装。并给出6个实例来说明不同类型的元件制作办法，读者可以参考这6个实例，制作出工程中所需要的元件封装库。
第6章介绍了电路板的创建和设置，主要内容有电路板的组成要素，使用向导创建电路板，手动创建电路板，导入板框，板框倒角，设置允许布线和摆放区域，创建和添加安装孔，尺寸标注，设置叠层等。
第7章讲解了Netlist网络表解读及导入，主要内容有网络表的作用，Allegro网络表的导出及解读，Other网络表的导出及解读，Device文件解读，元件库的路径加载设置，Allegro和Other网络表的导入，网络表导入常见错误及解决办法等。
第8章讲解了PCB板的叠层和阻抗，主要内容有PCB叠层的构成，层数的确定，叠层的设置，常用的叠层结构，电路板特性阻抗，阻抗的计算，厂商的叠层和阻抗模板的使用，Polar SI9000阻抗计算等。
第9章讲解了电路板的布局，主要内容有PCB布局的要求，布局的一般原则，布局的准备工作，手工布局摆放的相关窗口及功能，手工元件摆放的命令，Capture和Allegro的交互布局，导出元件库，更新元件，元件布局导出和导入，焊盘的更新、替换、编辑，阵列过孔的使用，模块复用等。
第10章讲解了Constraint Manager约束管理器，主要内容有约束管理器的相关知识介绍，各种约束规则的检查开关设置，默认和新建物理约束、过孔约束、间距约束、同网络间距约束、NET CLASS的相关约束、区域约束、DRC、电气布线约束及应用等。其中对高速走线中经常用到的拓扑约束、最大/最小线延迟和线长约束、总线长约束、差分线约束、相对等长约束等都做了详细的实例讲解。
第11章讲解了电路板布线，主要内容有布线的基本原则，布线的规划，布线常用命令及功能，差分线的注意事项，布线群组的注意事项，布线高级命令及功能，布线优化Gloss，布线时钟要求，布线USB接口设计建议、HDMI接口设计建议、NAND Flash 设计建议等。
第12章讲解了电源和地平面处理，主要内容有电源和地平面处理的意义和基本原则，内层铺铜与分割，铜皮挖空与增加网络、删除孤岛、合并铜皮、设置铜皮的属性等。
第13章讲解了制作和添加测试点与MARK点，主要内容有测试点的要求，测试点的制作，自动添加测试点，手动添加测试点，设置加入测试点的属性、MARK点制作规范、MARK点制作与放置等。
第14章讲解了元件重新编号和反标，主要内容有部分元件重新编号，整体元件重新编号， 用PCB文件反标， 用Allegro网络表同步等。
第15章讲解了丝印信息处理和BMP文件导入，主要内容有丝印的基本要求，字号参数调整，丝印的相关层，手工修改元件编号，Auto Silkscreen生成丝印，手工调整和添加丝印，丝印导入相关处理等。
第16章讲解了DRC错误检查，主要内容有Display Status窗口的使用技巧，DRC错误排除，报告检查，常见的DRC错误代码等。
第17章讲解了Gerber光绘文件输出，主要内容有Gerber文件格式说明，输出前的准备，生成钻孔数据，Artwork参数设置，底片操作与设置，光绘文件的输出和其他操作等。
第18章讲解了电路板设计中的高级技巧，主要内容有团队合作设计，数据的导入和导出，电路板拼板，设计锁定，无焊盘功能，模型导入和3D预览，可装配性检查，跨分割检查，Shape编辑模式，新增的绘图命令等。
第19章讲解了HDI高密度板设计应用，主要内容有HDI高密度互连技术、通孔、盲孔、埋孔选择，HDI的分类，HDI设置及应用，相关的设置和约束，埋入式元件设置，埋入式元件数据输出等。
第20章讲解了高速电路DDR内存PCB设计，主要内容有DDR内存相关知识，DDR的拓扑结构，DDR的设计要求，DDR的设计规则，DDR常见的布局布线办法等。并给出了实例DDR2的PCB设计（4片DDR）和DDR3的PCB设计（4片DDR），均从元件布局、信号分组、建立线宽及线距、拓扑约束、等长设置、走线规划扇出、电源处理、布线等全面介绍了DDR的PCB设计技巧。
本书内容融合了作者十多年来工作的经验、体会和心得。本书反馈邮箱为396268890@qq.com，真诚希望能得到来自读者的宝贵意见和建议。同时，为保证学习效果，特开通了本书的读者交流QQ群（群号：511682661）。书中部分实例文件和视频教程也可在QQ群中下载。
由于日常工作繁忙，本书前期经过大量的准备工作，历经两年时间，期间查阅了大量设计资料，参考和引用了很多同类资料的相关内容和Cadence公司的相关技术资料，在此向这些资料的作者和Cadence公司致以深深的谢意。在本书编写过程中，还得到了李亚琦工程师的
